介绍 ：
N的值可以不同于2的幂。此外，计数序列可以是随机的，例如某些循环码(8421、2423等)。以下方法适用于设计mod N和任何计数序列。
Mod-N计数器的设计：
设计步骤为–
第1步：决定触发器的数量–
示例：如果我们正在设计mod N计数器，并且需要n个触发器，则可以通过该公式找出n。
N <= 2n在这里，我们正在设计Mod-10计数器 因此，N = 10，所需的触发器数(n)为
对于n = 3，10 <= 9，这是错误的。
对于n = 4，10 <= 16，这是正确的。
Therefore number of FF required is 4 for Mod-10 counter.第2步：编写触发器的激励表–
这里使用T FF
T FF的激励表。
步骤3：绘制状态图和电路励磁表–
十年计数器的计数顺序
十进制计数器称为mod -10或除以10的计数器。它从0到9计数，然后再次重置为0。它以自然二进制序列计数。这里使用了4个T触发器。在Q 3 Q 2 Q 1 Q 0 = 1001之后复位。
电路励磁表–
这里Q 3 Q 2 Q 1 Q 0是四个触发器的当前状态，而Q * 3 Q * 2 Q * 1 Q * 0是四个触发器的下一个计数状态。如果当前状态发生转变，即Q3值从0变为1或从1变为0，则对应的T(toggle)位将写为1，否则为0。
电路励磁表。
第4步：根据触发器输出，为每个FF输入创建卡诺图，作为输入变量–
简化K地图–
用于查找最小表达式的K映射。
第5步：创建电路图–
此处，下降沿触发时钟用于切换目的。
- 时钟在同一时间提供给每个触发器。
- 触发器(T)输入根据K map的简化方程式提供给每个触发器。
电路图
时序图：此处使用切换。
T FF的特性表。
仅当FF的切换输入(T)为1时FF的状态才会更改。
同步十年计数器的时序图
解释 ：
- 最初Q3 Q2 Q1 Q0是0 0 0 0 。
- 可以从时序图中验证计数器的顺序。在时钟输出的每个下降沿，由于T 0连接到逻辑1，所以Q 0切换。
- T 1变为1，只有当表达式T1 = Q” 3 Q 0变成1还如果发生时钟的下降沿(因为负边沿触发)，则T 1即，Q 1的输出状态将发生变化。
- 仅当表达式T2 = Q 1 Q 0变为1时，T 2才变为1，如果出现时钟下降沿，则输出状态Q2也将改变。
- 仅当表达式T1 = Q 3 Q 0 + Q 2 Q 1 Q 0时，T 3才变为1。如果出现时钟下降沿(因为有负沿触发)，则T 3也变为1，则Q3的状态将改变。
- 我们得到的输出为Q 3 (MSB)Q 2 Q 1 Q 0 (LSB)。
- 在第10个下降沿之后，所有FF的输出状态再次变为0 0 0 0。